本文详细描述了AD9361的配置，代码，采样，脚本转换，软件使用等等，帮助读者能够快速了解AD9361，在实际项目组了解，也提供了测试方法与测试技能，不可多得的学习好方法好实践，提升我们的动手能力。

上次我们介绍了AD9361的配置，代码，采样，脚本转换，软件使用等等，今天我们来调试并使用ila抓取实测数据，使用matlab分析其原因。

AD9361增益控制详解

深度解析，AD9361接收增益的调整是由模拟增益和数字增益共同决定的，AD9361增益控制详解

本文介绍了架构最全分析

Zynq MPSoC是Zynq-7000 SoC（之后简称Zynq）的进化版本。Zynq是赛灵思发布的集成PL（FPGA）和PS设计的最早的一代产品。如图2.1所示，在相对较高层次对比了三种器件。Zynq MPSoC的PS部分比Zynq的PS部分面积更大，也更复杂。本章，将介绍这三种器件的特点.

SDR- Software Define Radio 即软件定义无线电，从20世纪90年代初开始，软件无线电（SoftwareRadio）的概念开始广泛流行起来。由于其强大的灵活性和开放性迅速受到国内外的关注。

zynq中每个A9处理器都有自己的私有32位定时器以及32位看门狗定时器（AWDT），2个A9共享一个全局64位定时器（GTC）。系统级上，有一个24位的系统级看门狗定时器（SWDT）和两个16位3重定时器/计数器（TTC）。

一、AD9361概述 1.1 AD9361芯片结构 1.2 AD9361性能特点 1.3 AD-FMCOMMS2-EBZ性能特点 二、Zynq-7000概述 2.1 Zynq的芯片结构 2.2 ZC702简介和结构 三、AD9361和ZC702之间的数据通路 四、AD9361参考设计说明（PL侧硬件部分） 4.1 IP核的概念 4.2 硬件设计 五、AD9361 参考设计说明（PS侧软件部分） 5.1 AD9361 no-OS Software 概述 5.2 AD9361 no-OS Software 顶层目录说明 5.3 main.c文件 5.4 dac_init函数 5.5 adc_capture函数

PS 时钟子系统生成的所有时钟均来自三个可编程PLL 之一：CPU、DDR 和 I/O，这些 PLL 中的每一个都与 CPU、DDR 和外围子系统中的时钟关联。

根据选用的芯片型号和应用领域的不同，读者可以适当裁减

Zynq7000 全可编程 SoC 重新定义了嵌入式系统，为系统架构师和软件开发人员推出新的解决方案提供 了一个灵活的平台，同时为传统 ASIC 和 SoC 用户提供了一个全可编程的备选方案，如何选型也是一项大学问，我们从以下各个方面来剖析一下。

最近准备数字IC岗时复习整理的知识点，参考了比较火的fpga面试题，和一些相关知识。

旨在介绍 AXI 协议的关键概念